LSI設計フロー

当社の設計者は、単に設計するだけでなく、製品の要求仕様に基づいて設計仕様をまとめるところから関わります。LSIや半導体の開発に必要な仕様を、エンジニア自身が検討することで、より精度の高い設計が可能です。

システムLSIが求める動作や特性を実現するために、MATLAB/SimulinkやVerilog-Aといったツールを駆使してアーキテクチャを設計します。Mixed-Signal LSI開発では、アナログとデジタルを適切に融合させる設計を行います。さらに、システムLSI設計の効率化を図るトップダウン方式を採用しており、効率よく高品質な設計を行うことが当社の強みです。

当社では、回路設計者とレイアウト設計者が密に連携し、回路特性を保ちながら最小限のレイアウトサイズを実現します。さらに、物理検証だけでなく、ポストレイアウトシミュレーションも実施し、信頼性を高めています。

プロジェクト開始時に、体制やスケジュールを全員で共有します。この会議では、回路の確度やリリース予定を確認し、優先順位の高い内容について話し合います。また、レイアウト仕様の提示方法や進捗確認の頻度、チェック体制についてもここで決定します。

回路設計とレイアウト設計のやり取りを最小限に抑え、効率よく進めることを目指します。レイアウト制約に応じて、最適な回路定数を調査し、寄生成分を考慮したパーツやレイアウトの作成を行います。これにより、LPE（レイアウトパラメータ抽出）まで対応し、パーツ単位での利用が可能になります。

回路設計者の意見を直接反映し、高品質なフロアプランを作成します。レイアウト仕様に記載された内容が適切に反映されているか確認し、さらに仕様に載っていない細かい要望にも対応します。レイアウト側からの要望も早い段階で回路側に伝え、迅速に反映してもらいます。

回路設計の進捗に合わせてレイアウト設計を調整し、柔軟に対応します。定期的な社内進捗確認会を実施し、進捗を常に共有することでプロジェクト全体のスムーズな進行をサポートします。LPE抽出のフィードバックにも迅速に対応し、効率的なレイアウト設計を進めます。

当社独自のレイアウト検証に加えて、汎用チェックリストを使用した検証も実施しています。また、ツールを活用した機械的なレイアウトチェックを推進し、品質向上に努めています。必要に応じて補助ルールファイルや目視チェックを軽減するDRCルールを作成し、検証作業を効率化します。

中間レビューや定例会を通じて、レイアウト状況を定期的に確認し、適宜報告・確認を行います。これにより、大きなフィードバックを回避し、スムーズにプロジェクトを進めます。QAやAI管理も当社で実施し、お客さまの負担を軽減します。